EES270 · DC LAB 6 · ตอนที่ 13
ตัวนับสามบิต — นับขึ้นและนับลงด้วยฟลิปฟล็อป
แลบนี้ออกแบบตัวนับสามบิตใน LogicWorks ให้จอเจ็ดขีดนับ 0 ถึง 7 ได้ทั้งขึ้นและลง พี่ทำให้ดูทุกขั้นตามชีท ตั้งแต่ผังสถานะ ตารางเลขถัดไป K-map จนต่อวงจรจริง ทั้งแบบ D และแบบ JK พร้อมเฉลยครบทุกช่อง
ประมาณ 33 นาที · 11 ฉาก
ของที่น้องมีแล้ว: นับเลขฐานสอง · ไอซี 7448 กับจอเจ็ดขีดจาก Lab 3 · K-map และ VHDL PLD จาก Lab 4
คำถามให้กดตอบระหว่างทาง
เฉลยครบ Lab work 1 และ 2 พร้อมสิ่งที่ต้องส่ง
1วงจรจะนับเลขเองได้ยังไง
2กล่องจำหนึ่งตัว — D flip-flop
คำที่ต้องจำD flip-flop เปลี่ยนค่าตอนขอบขาขึ้นของ CLK เท่านั้น: Q* = D · ขา S̄ R̄ ทำงานเมื่อเป็น 0 (active low) ไม่ต้องรอนาฬิกา: S̄ = 0 → Q = 1 · R̄ = 0 → Q = 0
Laboratory work 1Design of a 3-bit up/down counter using D flip flop
Implement a 3-bit up/down counter on LogicWorks 5 using D flip flops. The counter counts up when the input x is 0 and counts down when x is 1. Use CBA to denote the present states and C*B*A* for the next states.
① ผังสถานะ + ตารางเลขถัดไป② K-map D2 D1 D0 → TA เซ็น③ วงจรใน LogicWorks + ภาพหน้าจอ → TA เซ็น
3เลขถัดไปของทุกเลข — Step 1 ถึง 3
4K-map สี่ตัวแปร — Step 4
เฉลย Step 4แถว = x C · คอลัมน์ = B A (ข้อตกลงของตอนนี้ ชีทไม่ได้กำหนด) · D0 = A' · D1 = x ⊕ B ⊕ A · D2 = xCA + CBA' + x'CB' + x'C'BA + xC'B'A' (จับกลุ่มอีกแบบได้ x'CA' + CB'A + xCB + x'C'BA + xC'B'A' ถูกเท่ากัน)
5ต่อใน LogicWorks — Step 5
Laboratory work 2Design of a 3-bit up/down counter using a J-K flip flop
Design the same 3-bit binary up/down synchronous counter using J-K flip flops. The counter counts up when the input x is 0 and counts down when x is 1. Use CBA to denote present states and C*B*A* for the next states. (Step 1–2: use the same state diagram and next-state table as Lab Work 1.)
① ตาราง excitation ของ JK② K-map J2 K2 J1 K1 J0 K0 → TA เซ็น③ วงจรใน LogicWorks + ภาพหน้าจอ → TA เซ็น
6แบบ JK — ตาราง excitation และ K-map ที่มี X
เฉลย JKJ0 = K0 = 1 · J1 = K1 = x ⊕ A · J2 = K2 = x'BA + xB'A'